Data processing system and semiconductor memory suited for the same

Patent Number:

US5576997

Publication date:

1996-11-19

Inventor(s):

NAKAJIMA KAZUNORI (JP); MAEJIMA HIDEO (JP); MASUDA NOBORU (JP)

Applicant(s)::

HITACHI LTD (JP)

Requested Patent:

I JP7084863

Application Number: US19940309418 19940920

Priority Number(s): JP19930232831 19930920

IPC Classification:

G11C13/00

EC Classification:

G11C5/06H, G11C7/10P

Equivalents:

Abstract

A data processing system having a logic LSI, a plurality of memory LSIs and a circuit which eliminates delays in the time at which data read out form the memory LSIs reach the logic LSI. The circuit includes variable delay circuits for delaying the data signals read out of the memory LSIs. A control circuit start monitors the time when the data read out of the individual memory LSIs arrive at flip-flops which output the data to the logic LSI. The delay times in the variable delay circuits are controlled by the control circuit for the individual memory LSIs so that the times the data read out from the memory LSIs reach the logic LSI may coincide with a predetermined standard time. Thus, the read data from the individual memory LSIs are caused to reach the flip-flops simultaneously.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-84863

(43)公開日 平成7年(1995)3月31日

(51) Int.Cl.⁶

 FΙ

技術表示箇所

G06F 12/00

564 C 9366-5B

審査請求 未請求 請求項の数24 OL (全 21 頁)

(21)出願番号

特願平5-232831

(22)出願日

平成5年(1993)9月20日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 益田 昇

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(72) 麥 背 中島 和則

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

'岛 英雄


「都国分寺市東恋ケ窪1丁目280番地 ⇒社日立製作所中央研究所内 小川 勝男

(54) 【発明の名称】 情報処理装置およびそれに、

(57)【要約】

【目的】 複数のメモリLSIとつなぐ信号線の遅延 間の相違が無視できない様な周期で動作する論理LSI から、短い周期でメモリLSIを連続アクセス可能にする。

【構成】 メモリLSI102~104から読み出されたデータ信号を遅延させるために可変遅延回路722~724を設け、制御回路720で、各メモリLSIからの読み出しデータがフリップフロップ124~126に到着する時刻を監視し、その時刻が子め定めた基準時間に一致するように、可変遅延回路での遅延時間を各メモリLSI毎に制御する。これにより各メモリLSIからの読み出しデータがフリップフロップ124~126に同時に到着させる。その結果、周期の短い読み出しクロックで連続してメモリLSIをアクセスしても、メモリLSIと論理LSIとの間の距離による遅延の影響をなくせる。



【特許請求の範囲】

【請求項1】プロセッサと、

複数のメモリと、該プロセッサから供給されるアドレス を該複数のメモリに転送するためのアドレスバスと、それぞれ該複数のメモリの一つに対応して設けられ、該 プロセッサから供給された複数のデータを該複数のメモリに並列に転送し、該複数のメモリから読み出された複数のデータを該プロセッサに並列に転送するための複数 のデータバスと、

それぞれ該複数のメモリの一つに対応して設けられ、該 10 複数のメモリから該複数のデータバスに読み出された複数のデータを、遅延して該プロセッサに供給するための、遅延時間を制御可能な複数の転送回路とを有する情報処理装置。

【請求項2】該プロセッサから供給された同一のアドレスに対して該複数のメモリから読み出された複数のデータが、所定の時間差内で該プロセッサに到着するように、該複数の転送回路のそれぞれの遅延時間を決定する制御回路をさらに有する請求項1記載の情報処理装置。

【請求項3】該制御回路は、該プロセッサから供給され 20 た同一のアドレスに対して該複数のメモリから読み出された複数のデータに対する該複数の転送回路の出力が変化するタイミングに応答して、該複数の可変遅延回路の遅延時間を制御する回路を有する請求項2記載の情報処理装置.

【請求項4】該制御回路は、該プロセッサから供給された同一のアドレスに対して該複数のメモリから読み出された複数のデータの各々が、該アドレスが該アドレスバスに送出されてからの所定の経過時間後に該プロセッサに到着するように、該複数の転送回路のそれぞれの遅延時間を制御する回路を有する請求項2記載の情報処理装置。

【請求項5】該制御回路は該複数の転送回路の遅延時間を決定するために、該複数のメモリに読み出しアドレスを供給する手段と、

該供給された読み出しアドレスに対して該複数のメモリから読み出された複数のデータが該複数の転送回路を経由して該プロセッサに到着するタイミングをそれぞれ監視する複数の監視手段と、

該複数の監視手段による監視結果に応じて該複数の転送 回路のそれぞれの遅延時間を決定する手段とを有する請求項3記載の情報処理装置。

【請求項6】該遅延時間を決定する手段は、

該複数データが該複数の転送回路を経由して該プロセッサに到着すべき基準のタイミングを示す基準信号を発生する手段と

該監視手段により検出された、該複数のデータの該プロセッサへの到着タイミングと該基準信号が示す基準のタイミングの差に依存して、該複数の転送回路のそれぞれの遅延時間を変更する手段と、

該変更手段による該複数の遅延時間の変更後に、該アドレス供給手段によるアドレスの供給、該監視手段による 監視、および該遅延時間の変更手段による遅延時間の変 更を繰り返す手段とを有する請求項5記載の情報処理装 置。

【請求項7】各監視手段は、遅延時間をカウントアップ する信号とカウントダウンする信号を切り替えて出力す る回路であり、

各遅延時間の変更手段は、対応する監視手段の出力に応 答するアップダウンカウンタであり、

各転送回路は、対応するアップダウンカウンタの出力に 依存して異なる遅延時間でもって、対応するデータバス に読み出されたデータを遅延する可変遅延回路からなる 請求項6記載の情報処理装置。

【請求項8】該制御回路は、該基準信号と一定の時間だけずれた早期信号および遅延信号を出力する手段をさらに有し、

各監視手段は、該基準信号、該早期信号、該遅延信号と 対応する転送回路を経由していずれかの読み出されたデータが該プロセッサに到着するタイミングとから、該カウントアップ信号またはカウントダウン信号を生成する 回路からなる請求項6記載の情報処理装置。

【請求項9】該複数の転送回路と該制御回路は、該プロセッサと同じLSIに含まれている請求項2記載の情報処理装置。

【請求項10】該情報処理装置は、該複数の転送回路の出力を同一の該プロセッサの動作クロックに応答して取込み、該プロセッサに取り込まれた信号を供給する複数のフリップフロップを更に有し、

30 各監視手段は、対応する転送回路の出力を取り込むフリップフロップの出力の変化のタイミングを検出して、その転送回路を経由して該プロセッサにデータが到着するタイミングを検出する手段からなる請求項5記載の情報処理装置。

【請求項11】クロック信号に同期して出力されるアドレス信号と、上記アドレス信号に応じてデータ信号を出力する少なくとも1個のメモリしSI等と、上記メモリしSI等が出力するデータ信号を取り込むフリップフロップを備えた情報処理装置において、上記データ信号を遅延させて上記フリップフロップに到達するまでの時間を調整する手段を備えた情報処理装置。

【請求項12】上記調整手段は制御信号によって制御される請求項11の情報処理装置。

【請求項13】上記制御信号を記憶する手段を備えた讃求項12の情報処理装置。

【請求項14】上記記憶する手段と上記フリップフロップと上記調整する手段は同一のLSIの中に搭載される 請求項13の情報処理装置

【請求項15】上記制御信号を自動的に生成する手段を 50 備えた請求項12~14のいずれか一つの情報処理装

置。

【請求項16】上記生成手段は、上記フリップフロップ の出力と所定のタイミングで変化する信号が一致するか 否かを判定する手段を備えた請求項15の情報処理装 置。

【請求項17】上記生成する手段は,上記アドレス信号 のうちの複数のビットを個別に切り換える機能を備えた 請求項15~16のいずれか一つの情報処理装置。

【請求項18】上記アドレス信号を出力するタイミング をずらせる手段を備えた請求項11~17のいずれか一 10 つの情報処理装置。

【請求項19】上記フリップフロップがデータ信号を取 り込むタイミングをずらせる手段を備えた請求項11~ 18の情報処理装置。

【請求項20】上記調整手段は、可変遅延回路を備えた 請求項11~19のいずれか一つの情報処理装置。

【請求項21】上記調整手段は、上記フリップフロップ の他に少なくとも1個の上記データを受ける第2のフリ ップフロップを備え、上記第1、第2のフリップフロッ プは互いに異なる位相のクロック信号に同期して上記デ ータを取り込むように構成され、上記第1のフリップフ ロップが取り込む信号が上記第2のフリップフロップを 経由するか否かを選択する手段を備えた請求項11~2 0の情報処理装置。

【請求項22】出力信号が変化するタイミングを揃える ための手段を備えた半導体記憶装置において、上記半導 体記憶装置内にアドレス信号が変化したことを検出する 手段と、上記アドレス信号が変化した後所定の時間の経 過後に上記揃えるための手段に制御信号を加える手段を 備えた半導体記憶装置。

【請求項23】上記制御信号を加える手段が,常に一定 の制御信号を出力する状態と所定のタイミングで所定の 制御信号を出力する状態とを切り換えるための第2の制 御信号を備えた請求項22の半導体記憶装置。

【請求項24】請求項22~23に記載した半導体記憶 装置を備えた請求項11~21のいずれか一つの情報処 理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、共通のアドレスバスに 40 接続された複数のメモリLSIとそれらをアクセスする プロセッサからなる情報処理装置に関する。

[0002]

【従来の技術】従来の複数のメモリレSIに情報を分散 して記憶する情報処理装置の典型では、ビット数の大き なデータを高速に書き込みあるいは読み出し可能なメモ リを実現するために、プロセッサからアクセスされるメ モリは複数のメモリしSTから構成され、メモリに保持 されるべきデータを、複数のビット部分に分割し、それ

に同じアドレスに分散して、かつ、並列に記憶し、書き 込み済みのデータを読み出すときには、そのデータの異 なるビット部分を、これらの複数のメモリLSIから並 列に読み出すようになっている。

【0003】すなわち、これらのメモリLSIは、共通 のアドレスバスを介してプロセッサに接続され、そこか ら共通のアドレスが供給される。書き込みデータは、そ れぞれのメモリLSIに対応してプロセッサ内に設けら れたフリップフロップから、それぞれのメモリLSIに 対応して設けられたデータバスを介して、書き込むべき データを構成する異なるビット部分がそれぞれのメモリ LSIに供給される。

【0004】データの読み出しにあっては、上記アドレ スバスを介して共通の読み出しアドレスがプロセッサか ら供給され、それらのメモリLSIから、読み出すべき データの異なるビット部分が並列に読み出され、上記デ ータバスを介して上記複数のフリップフロップに並列に 転送され、それらのフリップフロップにプロセッサ内の クロック信号に同期して取り込まれる。プロセッサは、 20 それらの異なるビット部分を一つのデータを構成する情 報として使用する。

【0005】このような従来技術(以下、第1の従来技 術)では、プロセッサの動作クロックが増大したとき に、各メモリしSIとプロセッサとの距離が無視できな くなり、正常にデータの読み出しを行なえなくなると言 う問題がある。

【0006】すなわち、プロセッサから最も近い位置に あるメモリLSIと最も遠くにあるメモリLSIでは、 アドレス信号がプロセッサからそれらのメモリLSIに 30 到達するのに要する時間およびそれらのメモリしSIか ら読み出されたデータがプロセッサに到達するまでの時 間において異なる。

【0007】このため、ある第1のクロックタイミング で、第1のデータの読み出しのための第1のアドレスが アドレスバスに送出されてから、次の第2のクロックタ イミングで、第2のデータの読み出しのための第2のア ドレスが送出された場合、最も近くのメモリしSIから 読み出された第2のデータの属するあるビット部分が先 にプロセッサに到着した後、最も遠くのメモリLSIか ら読み出された第1のデータ内のあるビット部分が、プ ロセッサに到着する前に、その最も近くのメモリLSI から読み出された第2のデータの属するあるビット部分 がプロセッサに到着することが生じてしまう

【0008】従って、上記複数のフリップフロップに、 プロセッサ内で発生されるクロック信号でこれらのメモ リレSIからのデータを保持すると、正常なデータとし て使用できなくなる。結局、このような問題をなくすた めには、プロセッサの動作クロックを低減するか、送出 するアドレスを切り替える時間間隔を長くする必要があ らのビット部分をこれらの複数のメモリLSIの、互い「50」り、上記第1の従来技術は、より高速な動作に使用でき

(4)

ない。

【0009】同様に、プロセッサの動作速度がさほど大きくない場合でも、メモリLSIの数が、増大した場合、同様の問題が生じる。

【0010】このような問題を軽減する試みが、1992年8月発行のヒューレットパッカードジャーナル(Hewlett-Packard Journal)の14頁のFig. 3に紹介されている。

【0011】この第2の従来技術では、先に述べた第1の従来技術と異なり、各メモリしSIから読み出された 10 データを上記フリップフロップに取り込むタイミングを、各各メモリしSIごとに異ならしめるようにしている。すなわち、遠方メモリしSIに対する遅延時間を近くのメモリしSIに対するそれよりも小さくし、それにより、近くのメモリしSIからの読み出しデータをより遅れたタイミングで取り込むようになっている。

【0012】より具体的には、各メモリLSIに対応して、かつ、そのそばに、クロックを遅延する回路を設け、プロセッサから共通の制御信号用のバスを介してこれらの遅延回路にクロック信号を供給し、それらの遅延 20 回路から遅延されたクロック信号、対応するフリップフロップに、それぞれの遅延回路毎に設けた信号線を介して供給するようになっている。各遅延回路のLSIの遅延時間は、遠方のメモリLSIに対応する遅延時間が、近くのメモリLSIに対する遅延時間より小さくなるようになっている。

【0013】この結果、前述の第1の従来技術の場合よりも、より高速に動作するプロセッサに対して使用可能になっている。

[0014]

【発明が解決しようとする課題】今後プロセッサの動作 速度がさらに増大することが予想され、そのような場合 でも上記第2の従来技術が使用可能であるかということ を本発明者が検討した結果、この従来技術は、将来のよ り高速なプロセッサに対して使用することが出来ないこ とが判明した。

【0015】すなわち、この第2の従来技術では、最も近くのメモリしSIから読み出されたデータの取込みクロックの遅延時間は、他のメモリしSIからのデータの取込みクロックに対する遅延時間より大きくするが、最40も近くのメモリしSIから読み出されたデータを毎クロック、対応するフリップフロップに取り込まなければならない以上、最も近くのメモリしSIから読み出されたデータの取込みクロックの遅延時間は、プロセッサの動作周期以上の遅延時間には出来ない

【0016】このため、例えば、ある第1のクロックタ イミングで、第1のデータの読み出しのための第1のア ドレスがアドレスバスに送出されてから、次の第2のク ロックタイミングで、第2のデータの読み出しのための 第2のアドレスが送出された場合、最も近くのメモリレ 50 するものである。以下では、各メモリレSIの出力を単

SIから読み出された第2のデータの属するあるビット部分を対応するフリップフロップに取り込むタイミングの最後になっても、最も違いメモリLSIから読み出されたデータが対応するフリップフロップに到着していないことが生じする。

6

【0017】このため、この第2の従来技術でも、より 高速なプロセッサには使用できない。

【0018】本発明の第1の目的は、より短い周期で動作するプロセッサでメモリを使用可能な情報処理装置を 提供することにある。

【0019】本発明の第2の目的は、このような情報処理装置に適したメモリを提供することにある。

[0020]

【課題を解決するための手段】本題発明による情報処理 装置では、複数のメモリから読み出されたデータ信号を それぞれのメモリ毎に遅延して、相互に同じタイミング でこれらのデータがプロセッサに到着させる可変遅延回 路を、各メモリからプロセッサへのデータ転送路に対し て設けた。

【0021】より具体的には、各メモリからの読み出し データがプロセッサに到着するタイミングを、予め定め た基準のタイミングと比較し、その差がなくなるよう に、その読み出しデータを遅延する。それにより、複数 のメモリからの読み出しデータの到着タイミングを相互 に一致するようにする。

【0022】また、本願発明による半導体記憶装置では、出力信号が変化するタイミングを揃えるための手段と、アドレス信号が変化したことを検出する手段と、ト記アドレス信号が変化した後所定の時間の経過後に上記 揃えるための手段を起動する手段とを有する。

[0023]

【作用】本発明による情報処理装置では、複数のメモリからの読み出しデータの到着タイミングを相互に一致させるので、プロセッサの動作クロックが高速になっても、プロセッサと複数のメモリの間の距離の違いによる検出もれをなくせる。

[0024]

【実施例】

(1) 実施例1

0 (1a)装置構成

図1は本発明の一実施例による情報処理装置の構成を示す回路図である。この図において、101は、プロセッサ機能を有する部分(以下、プロセッサ部と呼ぶ)730を含む論理しSI、102~104はこの論理しSIが使用するメモリしSIであり、このうち102は論理しSI101に最も近いもの、104は最も違いものである。これらのメモリしSIは、プロセッサ部730が使用するデータを3つのビット部分に分割して、このプロセッサ部730から指定されたアドレスの位置に保持するものである。以下では、各メモリしSIの出力を単するものである。以下では、各メモリしSIの出力を単

にデータ呼ぶことがある。なお、本実施例では、簡単化のために、プロセッサ部730が使用するメモリとして、3つのメモリしSIを図示しているが、本発明はこれに限定されるものではない。.

【0025】111は論理LSI101からメモリLS I102~104にアドレス信号を伝えるためのこれらのLSIに共通のアドレスバス、112~114はメモリLSI102~104から読み出されたデータ信号を論理LSI101に伝えるための各メモリLSIごとに設けたデータバスである。740は、各データバスに設 10けたデータ書き込み用のドライバである。これは、プロセッサ部730からの出力761によりデータ書き込み時にのみオンされるようになっている。741~743は、各データバスに設けた読み出しデータのための入力バッファである。

【0026】722~724はメモリLSI102~104から読み出されたデータを遅延させるための可変遅延回路,122~124は可変遅延回路722~724から与えられるデータを論理LSI101の動作クロック信号に同期して取り込むフリップフロップである。こ2の実施例ではフリップフロップ122~124としてクロック信号の立ち上がりに同期して入力信号が取り込む(いわゆる、エッジトリガ型の)フリップフロップを使用するものとする。これらのフリップフロップの出力はプロセッサ730に送られる。

【0027】720は可変遅延回路722~724の遅 延時間を調節するための制御回路である。

【0028】120は、バス111に供給するアドレスの内の特定の1ビットをクロックに同期して供給するためのフリップフロップ、121は、その特定の1ビット以外のアドレスビットをクロックに同期して供給するためのフリップフロップ群である。

【0029】セレクタ721は、制御回路から出力される特定のアドレスビットとプロセッサ部730から与えられる特定のアドレスビットを切り替えてこのフリップフロップ120に供給するためのセレクタである。

【0030】また、731はシーケンサであって、制御回路720およびプロセッサ730の動作を制御する信号を出力する。

【0031】本実施例では、上記メモリLS I 102か 40 ら104の出力データを、可変遅延回路 722~724 で遅延して、同じタイミングでフリップフロップ 122~124に供給するようになっている。これにより、上記複数のメモリLS I と論理LS I との間の距離の相違にもかかわらず、これらのメモリLS I からのデータを正常に読み出すことを可能にする

【0032】<u>可変遅延回路722〜724の遅延時間</u> は、制御回路720により自動的に決定するようになっ

ている

【0033】この際、上記メモリレSIからのデータが 50

フリップフロップ122~124に到着する時刻が、制御回路720が発生する基準時刻からみて許容範囲内に収まるように、制御回路720が動作する。

【0034】このために、上記制御回路720がこれらのフリップフロップの出力の変化を監視し、その出力が変化するタイミングが、この基準信号のレベルが変化するタイミングとの差をカウントし、その結果でもって、上記遅延時間を決定する。

【0035】さらに、この遅延時間の設定を、メモリし SI内の異なるアドレスに対して行なうようになってい る。

【0036】さらに、この遅延時間の決定を、プロセッサ部101の通常の動作の前に自動的に行なう。

【0037】本実施例のその他の特徴は以下の詳細な説明で説明する。

【0038】(1b)装置動作の概要

電源投入直後等に端子750からリセット信号が入力されると、シーケンサ731は、線751を介してプロセッサ部730に初期データの書き込みを指示する。併せて、セレクタ721に供給する制御信号753として、プロセッサ部730の出力を選択させる信号を出力する。

【0039】上記指示を受けて、プロセッサ部730は メモリLSI102~104の全てのある特定の番地に 第1の初期データの書き込みを行なう。

【0040】すなわち、プロセッサ部730は、その番地を指定する第1のアドレス信号を線711に送出し、併せて書き込むべき第1の初期データをそれぞれのメモリLSI102~104用に複数のビット部分に分割して、それぞれをメモリLSI102~104用の複数のドライバ740に並列に送出する。併せてドライバ起動信号761をオンとする。これらのビット部分は、バス112~114を介してメモリLSI102~104に送られる。

【0041】第1のアドレス信号の内の特定ビットは、セレクタ721により選択され、フリップフロップ710にセットされ、このアドレス信号の内の上記特定にビット以外は、フリップフロップ120.121の保持されたアドレスは、バス111を介してメモリしSI102から104に送られる。

【0042】こうして、メモリしSI102~104のそれぞれに第1のアドレスに初期データが分散して記憶される。なお、なお、本実施例では、プロセッサ部730が出力する書き込み要求を示す信号は簡単化のために図示していない。なお、メモリしSI102~104は、書き込み要求が入力されていないときには、アドレスバス111にて指定されるメモリ位置に対する読み出し動作をするものとする。

【0043】第1の初期データは"000...0"を用

いると仮定する。また、上記第1のアドレスの値はプロセッサ部730により予め定めておく。特に、第1のアドレス信号のうち上記特定ビットの値が初期データの各ビットの値と等しい"0"(この場合を以下では同極性と呼ぶ)かまたはそれと異なる"1"(この場合を以下では逆極性と呼ぶ)かは後述するように、本実施例の装置の動作に関係する。本実施例では、シーケンサ731により、いずれを使用するかを指定するものと仮定する。本実施例では、上記特定ビットとして、初期データの各ビットと同じ値"0"を使用すること、すなわち、同極性を、シーケンサ731がプロセッサ部730に指定すると仮定する。

【0044】次に、こうして第1の初期デーの書き込みの終了後に、プロセッサ部730は、上記第1のアドレス信号のうち、上記特定のビットの値を"1"に変更し、その変更後の第2のアドレス位置に、第2の初期データとして"111...1"の書き込みを同様にして行なう。

【0045】この第2の初期データの書き込み終了後に、シーケンサ731が線751を介してプロセッサ部 20730に書き込み停止を指示する。この指示に応答して、プロセッサ部730は、その時出力していた書き込み要求の送出を停止し、第2のアドレスを出力した状態で待機する。

【0046】シーケンサ731は、さらに、イネーブル信号752を制御回路720に送り、これを起動する。併せて、セレクタ721に供給する制御信号753として、制御回路720の出力を選択させる信号を出力する。

【0047】制御回路720は起動されると、アドレス 30 信号の内の上記特定のビットとして値が"0"と1"の間で変化する信号を出力する。このビットはセレクタ7 21により選択され、フリップフロップ120を介してバス111に送られる。従ってバス111上のアドレスが上記第1のアドレスと第2のアドレスとの間で変化す

【0048】プロセッサ部730が、書き込み要求の送出を停止した結果、バス111のアドレスが第1のアドレスになった時点で、メモリしS1102~104はそれぞれの中の第1のアドレスの位置から第1の初期データを読み出し、バス112~114に出力する。この結果、これらのバスには第1の初期データ"000.0"が出力される。その後、アドレスバス111のアドレスが第2のアドレスに変化した時点で、メモリしS1102~104はそれぞれ内の第2のアドレスの位置から第2の初期データを読み出す。この結果、バス112~114には、これらのバスには第2の初期データ"11.1"が出力される。

【0049】制御回路が出力する特定のアドレスビットの変化の周期を、論理LSIの動作クロックの周期より

10

遅い周期としておくと、メモリしSI102~104から読み出されるデータも同じ周期で変化する。この読み出されたデータが信号線112~114を介して可変遅延回路722~724に送られ、その出力がフリップフロップ122~124に取り込まれて、制御回路720に返ってくる。こうしてこれらのフリップフロップの出力が"0"と"1"の間で変化する。但し、それらの出力の変化の時点は、メモリLSI102~104の位置により異なる。

10 【0050】一方、制御回路720の中では、データが返ってくるタイミングとして期待される所定のタイミングで立ち上がる基準信号を生成しておく。そして、フリップフロップ122~124の出力を基準信号と比較しながら、これらの信号が基準信号と一致するように可変遅延回路722~724の遅延時間を調節する。この調節は、上記第1、第2の初期データの読み出しを繰り返す毎に行なわれるため、充分な時間が経過した後にはフリップフロップ122~124の全ての出力が基準信号と同じタイミングで変化するようになる。

【0051】その後、シーケンサ731が制御回路72 0へのイネーブル信号752の供給を停止する。その結 果、制御回路720は、可変遅延回路722~724に よる遅延時間の更新を停止する。

【0052】シーケンサ731はさらに、プロセッサ部730に線751を介して、初期設定の終了を通知するとともに、セレクタ721に対する制御信号753を変更して、プロセッサ部720の出力を選択させる。

【0053】プロセッサ部730は、上記終了通知を受けて通常の動作を開始する。この後は、プロセッサ部720によりメモリしSI102~104がアクセスされることになる。

【0054】以上により、プロセッサ部730がアドレス信号を出力してからデータが返ってくるまでの時間は、どのメモリしSI102~104に対しても全て所定の時間となる。この模様は図2に示すとおりである。この結果、短い周期でプロセッサ部720が複数のメモリ読み出し要求を出力しても、それぞれの要求で要求されたデータをメモリから読み出すことが可能となる。

【0055】具体的な数値を挙げると以下のようになる。図1において、メモリLSI102~104および配線群111~114の部分の遅延時間に関して、アドレス信号が論理LSI101から最も近い所にあるメモリLSI102まで伝達するのに要する時間はほぼ0ns、最も違い所にあるメモリLSI102から論理LSI101まで伝達するのに要する時間はほぼ0ns、最も違い所にあるメモリLSI104から伝達するのに要する時間はほぼ0ns、最も違い所にあるメモリLSI104から伝達するのに要する時間は約3ns、メモリLSI102~104に入力されるアドレス信号が変化してから出力されるデータ信号が変化し始め

るまでの時間は約0.5 n s 以上、確定するまでの時間 は約4 n s 以下であるとする。

【0056】その結果、可変遅延回路722~724の遅延時間の調整が終了した後のタイミング関係は、図2に示すように、メモリLSI102~104から返ってくるデータ信号が変化を始める時刻と確定する時刻は、最も早いものはアドレス信号が変化してから0.5ns後、最も遅いものは11ns後となり、約10.5nsの間データが変化する可能性がある。しかし、図1の実施例では可変遅延回路722~724で調節されるため、フリップフロップ122~124に達する信号が変化を始める時刻と確定する時刻は、それぞれ約10.5 および14ns後となり、データが変化する可能性がある時間は約3.5nsに抑えられる。従って、アドレス信号を5ns間隔で切り替えても、5ns間隔で全てのデータを正しく取り込むことができる。

【0057】(1c)制御回路720の詳細図4には制御回路720の構成を示す。

【0058】図において、1000は、遅延時間の初期設定動作時に、アクセスするメモリアドレスの特定のア 20ドレスビット1063を生成し、セレクタ721(図1)へ送る回路であり、論理LSI101(図1)の動作クロック信号110を分周する分周回路1001と、その出力をクロック信号110の立上りに同期してで取込み、特定のアドレスビット1063として出力するフリップフロップ1002とからなる。

【0059】本実施例では、この分周回路1001は、クロック110を16分周するものとする。このため、本実施例では、特定のアドレスビット1053は、クロック信号110の8周期ごとに値が0から1に、あるい 30は、1から0に変化する。この結果、初期設定動作時には、この8周期の間、メモリLSI102から104の、同一のメモリ内位置を繰返しアクセス可能になる。この間に、このメモリ位置に対して、可変遅延回路722~724に設定すべき遅延時間が決定される。さらに、8周期が経過するごとに、他のメモリ内位置をアクセスし、このメモリ位置に対する遅延時間を、先に設定された遅延時間を部分的に修正する形で決定される。なお、本発明は、分周回路1001の分周が16分周に限定はされない。

【0060】1010は、データ信号が変化するタイミングとして期待される時刻に信号が立ち上がる基準信号1062と、基準信号より1クロック分だけ先または後に立ち上がる早期信号1061および遅延信号1063を生成する回路である。

【0061】この信号生成回路1010は、フリップフロップ1003の正規分周出力と反転分周出力の一方を、シーケンサ731(図1)より与えられる選択信号731に応答して選択するセレクタ1003と、ともにクロック信号110に応答する縦続接続された5つのフ

12

リップフロップ1011~1015によって構成されている。これらのフリップフロップ1011~1015は、セレクタ1003により選択された分周出力信号をクロック信号110に応答してシフトするシフトレジスタを構成する。基準信号1062、早期信号1061、遅延信号1063は、それぞれ4段目、3段目、5段目のフリップフロップ1013、1014、1015から出力される。従って、早期信号1061は、基準信号1063は、基準信号より1周期遅れてレベルが変化することになる。なお、これらの3つの信号は、ともに、8周期の間レベルが変化しない信号である。

【0062】フリップフロップ1011~1015の数と、基準信号1062を取り出すフリップフロップの位置は、最も遠いメモリLSI104から読み出されたデータが可変遅延回路724(図1)によりほぼ最小の遅延時間だけ遅延された場合に、フリップフロップ124(図1)に到着すると期待される時刻の近傍で、基準信号1062のレベルが変化するように予め決定する。

【0063】なお、基準信号発生回路1010内のセレクタ1003により、フリップフロップ1002の正規分周出力と反転分周出力のいずれを選択させるかを制御する制御信号は、シーケンサ731(図1)により与えられる。

【0064】正規分周出力を使用した場合には、基準信号1062等を所定のタイミングでレベル0からレベル1に変化する信号とするが、そうでない場合には、それらの信号をそのタイミングで、逆に変化する信号にすることになる。このような制御が必要な理由は、初期データの書き込みが正極性であるか逆極性であるかにより、検出すべき、フリップフロップ122~124の出力変化のタイミングが、レベル0から1への変化タイミングかあるいはその逆のタイミングであるかに関係するからである。

【0065】プロセッサ部720により書き込まれる第 1の初期データの値と、第1のアドレスの特定ビットの 値が同極性であるか逆極性とすべきか否かにより、この 制御信号が1であるか0であるかがシーケンサ731に より決定される。本実施例では、既に述べたように正極 40 性を採用することを仮定したので、この制御信号の値は 1と仮定する。

【0066】1030は、メモリしSI102から104の各々に対応して設けられた比較回路であり、上記信号1061から1063と、フリップフロップ122~124の出力1072~1074の内の、対応するメモリしSIからのデータ信号を受信するフリップフロップの出力とを比較し、その比較結果に基づいてアップ信号1082またはダウン信号1092を出力する。

【0067】1040は各比較回路1030の対応して設けられ、その対応する比較回路からアップ信号108

されている。

2またはダウン信号1092に応答してカウント値が増 減するアップダウンカウンタである。各カウンタは、そ のカウント値をデコードしてそのカウント値にひとしい 数の、値1のビット列を下位側に有する制御信号を生成 する回路を内蔵している。この制御信号が可変遅延回路 722~724(図1)の一つに対する制御信号として 使用する。このデコード回路および制御信号に関して は、後に説明する。

【0068】また、752はシーケンサ731(図1) から送られるカウンタ起動信号であり、この信号がハイ 10 レベルの間UP/DOWNカウンタ1040はカウント 動作をするが、この信号がローレベルになるとその時の カウント値を維持する。

【0069】(1d)アップダウンカウンタ1040 アップダウンカウンタ1040の構成の一例を図7に示 す。図に示すように、この回路は、カウントアップ信号 1082とカウントダウン信号1092とをクロック信 号110に応答して取り込む二つのフリップフロップ と、これらのフリップフロップの出力に基づいて計数動 作をするゲート群と、計数結果を表す3ビットを保持す 20 る3つのフリップフロップと、それらのフリップフロッ プから出力される2進数表示の計数値の各ビット135 0から1352をデコードして、可変遅延回路722 (図1)へ送出する制御信号951~957を生成する ゲート群からなる。2進カウント値1350~1352 と制御信号951~957の関係は表1に示す通りであ

[0070]

【表1】

信号線	カウント数							
百分級	0	1	2	3	4	5	6	7
1350	٦	Н	L	Н	L	Н	L	H
1351	L	L	Н	Н	L	L	Н	Н
1352	L	L	L	L	H	Н	Н	Н
951	L	Н	Н	H	Н	H	Н	Н
952	(L)	L	Н	Н	Н	H	H	Н
953	(L)	(L)	L	Н	Н	H	Н	Н
954	(L)	(L)	(L)	L	Н	H	H	Н
955	(L)	(L)	(L)	(L)	L	Н	H	Н
956	(L)	(L)	(L)	(L)	(L)	L	Н	Н
957	(L)	(L)	(L)	(L)	(L)	(L)	L	Н

【0071】この回路は、カウントアップ信号1082 およびカウントダウン信号1092の両方がローレベル の間は2進カウント値1350~1352が表す値は変 化しないが、カウントアップ信号1082がハイレベル になると、その2サイクル後に2進カウント値1350 ~1352が表す値が1カウント増える。

【0072】逆にカウントダウン信号1092がハイレ ベルになるとその2サイクル後には2進カウント値13 50~1352が表す数値が1カウント減るように構成。50~ック信号は16分周され、フリップフロップ1002か

14

【0073】さらに、表1に示すように、カウント数が "0", すなわち1350~1352の端子に現われる 信号が全てローレベルの時には951~957は全てロ ーレベルとなり、1カウントずつ進む毎に951から順 にハイレベルとなり、カウント数が"7"の時に全てが ハイレベルとなるように構成されている。

【0074】(1e)可変遅延回路722~724 可変遅延回路722~724は、いずれも同じ構造の回 路であり、例えば、当社の出願にかかる特願平4-24 1723号特許明細書に記載したものその他が使用可能 である。その内の一例を使用した可変遅延回路722の 詳細を図3に示す。

【0075】図において、900はメモリレS1102 (図1)から読み出されたデータ信号を受ける入力バッ ファ、911~918はこのデータ信号を信号を遅延さ せるための縦続接続されたゲート回路,901~907 はそれぞれ、いずれかのゲート回路の出力と他のセレク タの出力の一方を選択するセレクタである。ただし、最 初のセレクタ901は、最初のゲート回路911の出力 を選択するセレクタの出力と入力バッファ900の出力 とのいずれかを選択する。セレクタ901~907は、 それぞれに対する制御信号951~957の値が0,1 の時に、それぞれ図の上側の入力(遅延時間が少ない方 の入力)あるいは図の下側の入力(遅延時間が大きい方 の入力)を選択するようになっている。

【0076】この遅延回路では、各セレクタ901~9 07の制御信号951~957を変えることにより、入 カバッファ900がデータ信号を受けてからセレクタ9 30 01がその信号を出力するまでの遅延時間を変えること ができる。

【0077】すなわち、全てのセレクタ901~907 が図の下側の信号を選択している(すなわち、制御信号 が1111111)ときに遅延時間は最も大きく、セレ クタ907から901まで順に図の上側を選択するごと に、遅延時間は短くなる。そして、セレクタ901が図 の上側の信号を選択した時(すなわち制御信号が000 0000)に最短遅延時間となる。

【0078】(1f)制御回路720の動作の詳細 40 プロセッサ部730からメモリしSI102~104に 書き込んだ第1の初期データと書き込み用の第1のアド レスとが同極性である場合について、図5を使って図4 の回路の動作を説明する。なお、図5は可変遅延回路7 22~724の遅延時間が調整される前のタイミング関 係を示した図であり、例として可変遅延回路722~7 24の遅延時間が最小になるように設定されている場合 について示してある。

【0079】分周器1001が例えば16分周の分周器 であるとすると、110の配線を通して加えられるクロ ら出力される信号は図5に示すように8クロック毎に変化する。この信号が配線1053を通って図1セレクタ721に加えられ、フリップフロップ120によってクロック信号に同期されて図5に示すようなアドレス信号として出力される。一方、フリップフロップ1002から出力される信号を1011~1015のシフトレジスタによって3~5クロック分遅延させ、図5に示すような早期信号、基準信号、遅延信号を生成しておく。

【0080】図2の場合と同様、メモリLSI102から返ってくるデータはアドレス信号が変化してから約0.5~4.0ns後に変化する。メモリLSI104から返ってくる信号は約7.5~11.0ns後に変化する。そして、可変遅延回路722~724の遅延時間が、最初は例えば最小になるように設定されていたとすると、フリップフロップ124の出力は3または4サイクル目に変化する。

【0081】これらの波形が比較回路1030において、基準信号や早期信号および遅延信号と比較される。 比較回路1030は、例えばフリップフロップ122の 20 出力が早期信号と一致し基準信号と一致しない時(図5の3サイクル目)にはアップ信号を出力し、UP/DO WNカウンタのカウント値を1カウント分だけ増加させる。

【0082】逆に遅延信号と一致し基準信号と一致しない時(図5には現われないが、122の出力が3サイクル以上遅くなると4サイクル目に現われる)にはダウン信号を出力し、UP/DOWNカウンタのカウント値を1カウント分だけ減少させる。その他の時、すなわちフリップフロップ122の出力が基準信号と一致する時(図5の0、1サイクル目、および、4サイクル目以降)や、いずれの信号とも一致しない時(図5の2サイクル目)にはアップ信号もダウン信号も出力しない。

【0083】従って、可変遅延回路722を制御する信号は、フリップフロップ122の出力が基準信号より早い時には1ステップずつ大きくなり、遅い時には1ステップずつ小さくなる。従って、調整を開始してから充分な時間(クロック信号の周期、分周器1001の分周比、カウンタ1040の最大カウント値、の3つを掛け算した時間)が経過した後は、フリップフロップ122の出力が変化するタイミングは必ず基準信号のそれと一致するようになる。フリップフロップ123~124についても同様である。

【0084】以上、最初にプロセッサ部730からメモリし81102~104に書き込んだデータがアドレス 信号と同極性である場合について説明したが、逆極性である場合についてはセレクタ1003の制御信号を反転させることにより同様の動作を行なうことが出来る、

【0085】(2) 実施例2

プロセッサ部730が通常の情報処理の動作を開始する 50

前に、同極性および逆極性の両方について上記の調整を行なうようにすることも可能である、このためには、シーケンサ731が、同極性に初期データと書き込みアドレスによる上記初期設定の終了後に、プロセッサ部730でそれにしたがって逆極性用の初期設定をさせればよい。シーケンサ731は、制御回路720内の基準信号発生回路1010のセレクタ1003に供給する制御信号

16

を、正極性の初期設定のときに"1"にし、その設定が 10 終了ごに、逆極性の初期設定を開始するときに、"0" にすればよい。

【0086】(3)実施例3

以上の調整をメモリLSI102~104の中の全てのアドレスに対して、かつ、記憶内容"0"および"1"の両方に対して引続き行なうことも可能である。これを行なえば、どのアドレスから読み出しても必ず所望のタイミングでデータ信号が取り込まれるようになる。

【0087】なお、メモリLSIの中のどのアドレスに対するアクセスが速いか遅いかは、あらかじめ予測できる場合が多い。すなわち、通常のメモリLSIは、図6に示すように情報を記憶するメモリセルが縦横に並べられたメモリセルマット1200内に互いに直交するワード線とデータ線が多数敷設され、それぞれにワードドライバ1201またはセンスアンプ1202が接続された構造になっている。この中で、ワードドライバ1201やセンスアンプ1202に近い位置1210にあるメモリセルに対するアクセスは速く、違い位置1220にあるメモリセルに対するアクセスは遅くなる。

【0088】従って、必ずしも全てのアドレスに対して 上記の調整を行なわなくても、ワードドライバやセンス アンプに近い位置1210付近にあるいくつかのメモリセルに対応するアドレスと、違い位置1220付近にあるいくつかのメモリセルに対応するアドレスに対して行なえば充分である。また、"0"の読み出しと"1"の 読み出しのいずれが速いか予めわかる場合には、近い位置1210付近にあるメモリセルに対しては速い方の み、遠い位置1220付近にあるメモリセルに対しては 遅い方のみ行なえば充分である。

【0089】(4) 実施例4

図8は、制御回路720の他の実施例を部分的に示した 回路図であり、アドレス信号の内のいくつかのビットを 切り替えながら調整できるようにした構成を示す。

【0090】図6を用いて前述したように、メモリしS 【の中のどのビットを読み出すかによってデータ信号が 返ってくるまでの遅延時間が異なるが、アドレス信号の 内のどのビットを切り替えるかによっても異なる。従っ て、アドレス信号の内のいくつかのビットを切り替え、 どのビットを切り替えた時にもデータ信号が正しく取り 込まれるように調整しておくのが望ましい

0 【0091】図8において、1451~1454および

30

1461~1464は論理LSI101に搭載されるプロセッサ等またはシーケンサ等から供給される信号を伝達する信号線であり、1451~1454はアドレス信号の内のどのビットに対するアクセス時間を調整するのかを識別するための制御信号、1461~1464は稼働状態においてメモリLSI102~104をアクセスするためのアドレス信号の内の一部もしくは全部を伝達する信号線である。また、制御回路720内には図8に示した部分の他にフリップフロップ1012~1014、フリップフロップ1022~1024、アップダウンカウンタ1040、アップダウンカウンタを制御する信号を生成する回路1030が図4と同じように存在する。

【0092】図8の回路の動作は図10の回路の動作とほぼ同じであり、1451~1454の内のいずれか1本もしくは複数をハイレベルにするとアドレス信号の内のそれに対応するビットにクロック信号を分周した波形が現われ、所定のタイミングでデータ信号が取り込まれるように可変遅延回路の制御が行なわれる。また、稼働時には1451~1454を全てローレベルにすることによって1050の信号線がローレベルとなり、可変遅延回路の遅延時間は固定される。

【0093】(5)実施例5

図9は、全体の構成について他の実施例を示した回路図である。図9の構成は図1の構成とほぼ同じであるが、各メモリLSI102~104から論理LSI101に返ってくるデータ信号のビット数が複数である点が異なる。図9の実施例の場合、可変遅延回路722~724は各ビット毎に設けることになる。ただし、制御信号は各ビット毎に設けることもできるが、同じメモリLSIから出力されるデータ信号を受ける可変遅延回路は同じ制御信号で制御することも可能である。

【0094】すなわち、同じメモリしSIから出力されるデータ信号は、対応するアドレス信号の伝播時間が同じであり、また、同じしSIの中の半導体素子の遅延時間ばらつきは異なるしSI同士と比べて小さいと考えられるため、各メモリしSI毎にデータ信号の経路112~114の伝播時間を合わせておけは、フリップフロップ120よりアドレス信号が送出されてから可変遅延回路722~724にデータ信号が到達するまでの時間は、各メモリしSI毎にほぼ等しくなる。従って、各メモリしSI毎に1ビットずつデータ信号を選んでフリップフロップ122~124に取り込まれるタイミングを調整すれば、同じ制御信号を他の可変遅延回路722~724にも供給することによって全てのデータ信号が所定のタイミングでフリップフロップ122~124に取り込まれることになる

【0095】(6)実施例6

図2より明らかなように、メモリレSIの出力が変化する可能性のある時間の幅が短縮すると、確定するまでの 50

18

時間が同じであってもデータ読み出しの時間間隔は小さくすることができる。図10は、この時間の幅を短縮することを目的としたメモリLSIの構成方法について、一実施例を示した回路図である。

【0096】図10において、1601はアドレス信号用の入力バッファ、1602はそれ以外のライトイネイブルやチップセレクト等の制御信号用の入力バッファ、1604はデータ信号用の出力バッファ、1603はデータ信号を出力するタイミングを制御するためのフリップフロップ、1600は通常のメモリ動作をするメモリ部である。また、1610はアドレス信号が変化したことを検出する回路、1630はアドレス信号が変化してから所定の時間の後にフリップフロップ1603がデータを取り込むための信号を供給する回路である。

【0097】図10の回路の動作の一例を図11に示す。この場合には、フリップフロップ1603は1630の回路からハイレベルの信号が供給されている間はデータの入力端子に入った信号がそのまま出力されるタイプ(いわゆる、レベルセンス型)とする。

【0098】図10の回路において、入力バッファ1601から出力されるアドレス信号が立ち上がるとその少し後に図11に示すようにインバータ回路1612の出力が立ち下がりインバータ回路1615から短いパルスが出力される。逆に入力バッファ1601から出力されるアドレス信号が立ち下がるとその少し後にインバータ回路1612の出力が立ち上がりNOR回路1613からが短いパルスが出力される。ここで、複数の1610の回路のいずれかの出力に短いパルス波形が出力されるとNOR回路1620は逆極性のパルスを出力し、1630の回路に伝えられる。

【0099】1630の回路の中は、NOR回路162 0から送られてくるバルスが遅延回路1631によって 所定の時間だけ遅らされた後にNAND回路1635の 出力をハイレベルにし、遅延回路1632によって更に 他の所定の時間だけ遅らされた後にNAND回路163 5の出力をローレベルに戻すように構成されている。これにより、メモリ部1600から出力されるデータが早く変化を始めても、遅延回路1631によって設定された所定の時間が経過するまでフリップフロップ1603 40 からは出力されない。

【0100】また、メモリ部1600から出力されるデータ信号が確定するまでにNAND回路1635の出力がハイレベルになるように遅延回路1631の遅延時間を設定しておけば、図10の構成を使用したことによるアクセス時間の増大はフリップフロップ回路1603の1段の遅延時間分のみで済む。

【0101】また、遅延素子1632の遅延時間は、メモリ部1600から出力されるデータ信号が確定しフリップフロップ1603に取り込まれた後にNAND回路1635の出力がローレベルになるように設定しておけ

ばよい。

【0102】これら2つの遅延素子1631,1632 の遅延時間を、メモリ部1600から出力される信号の 確定する直前にNAND回路1635の出力が立ち上が り直後に立ち下がるように設定しておけば、このメモリ LSIの出力が変化する可能性のある時間は短くなり. 従って短い時間間隔でデータを読み出すことができる。 【0103】なお、図10の1650の信号線は、フリ ップフロップ1603をスルー状態にしてこのメモリレ の制御信号を加えるためのものである。この信号は、普 通のメモリLSI用のテスト装置を使ってこのメモリL SIをテストしたい場合に有用である。

【0104】(7)実施例7

図12は、図10の回路の別の動作の一例を示した図で ある。図12の場合は、フリップフロップ1603には エッジトリガ型のフリップフロップを使用する。また、 図12の場合には遅延素子1631の遅延時間は図11 の場合より若干長く設定する。すなわち、フリップフロ ップ1603がエッジトリガ型であるため、NAND回 20 路1635の出力はメモリ部1600から出力される信 号が確定した後に立ち上がるように設定しなければなら ない。このため、図11の場合に比べてアクセス時間は 若干長くなるが、データ出力が変化する可能性のある時 間の幅は更に短くすることができる。

【0105】(8)実施例8

図13は図10と同じ目的のメモリしSIの構成を示し た回路図であり、一般に出力ラッチ付きメモリと呼ばれ るものである。この回路は、フリップフロップ1603 が信号を取り込むタイミングは1950の信号線を経由 30 して外部から供給されるクロック信号によって決まるよ うに構成されている。このメモリLSIは、出力される 信号が変化するタイミングがクロック信号のみによって 決まるという利点があるが、アドレス信号の2倍の周波 数である高速のクロック信号をメモリしSIに供給しな ければならない点が短所である。

【0106】(9)実施例9

図14は図1の他の実施例を示す回路図である。図10 や図13に示したようなデータが変化する可能性のある 時間の幅が小さいメモリLSIを使えば、図1の他に図 14のような構成も可能である。図14の構成では、図 1の可変遅延回路722~724の代わりに同期化回路 2022~2024を使用し、これに伴って制御回路7 20の構成も若干変える。

【0107】同期化回路2022の構成の一実施例を図 15に示す。図15において2100は入力バッファ。 2101~2103はセレクタ、2110と2111は フリップフロップ、2130は逆相のクロック信号を生 成するためのインバータ回路である。また、この図にお けるフリップフロップはすべてエッジトリガ型とする。

20

【0108】この回路は、メモリLSIから返ってくる データ信号が遅い場合にはセレクタ2101が図の上側 の入力を選択し、入力バッファ2100で受けた信号を 直接フリップフロップ122に入力する。ところが、メ モリLSIから返ってくるデータ信号がクロック信号の 周期の約半分に相当する時間だけ早くなると、このまま では1サイクル前のクロックでフリップフロップ122 に取り込まれる恐れが生じるため、セレクタ2101が 図の下側、セレクタ2102が図の上側の信号を選択 SIを普通のメモリLSIと同じように動作させるため 10 し,フリップフロップ2110によって約半周期遅らせ た信号がフリップフロップ122に加えられる。これよ り確実に所望のタイミングで取り込まれるようにするこ とができる。

> 【0109】また、この状態から更に約半周期分早くな り元の状態からほぼ1周期分早くなった時には、フリッ プフロップ2111によって1周期遅らせた信号, 更に 半周期分早くなった時にはフリップフロップ2110と 2111とにより1周期半遅らせた信号をフリップフロ ップ122に加えることにより、いずれの場合にも所望 のタイミングで取り込まれるようにすることができる。 図14および図15の回路を使った場合の動作波形を図 15に示す。ただし、論理LSI101の外の部分の遅 延時間は、図2の場合と同じとする。

【0110】図16に示すように、最も遠いメモリしS I 1 0 4 から返ってくるデータ信号が変化し始めるのは 図2の場合より遅くなるが確定する時刻は図2の場合と ほぼ同じになり、従って図2とほぼ同じタイミングで立 ち上がる遅延回路710の出力に同期してフリップフロ ップ124に取り込むことができる。一方、最も近いメ モリしS I 102から返ってくるデータ信号はクロック 信号の約1周期半に相当する時間だけ前に変化を始めて 確定する。従って、遅延回路710の出力の立ち下がり に同期してフリップフロップ2110に取り込み、更に その出力を立ち上がりに同期してフリップフロップ21 11に取り込んだ後にフリップフロップ122に加える ことにより、フリップフロップ124と同じタイミング で取り込むことができる。

【0111】(10)実施例10

図17は、更に調整可能範囲を拡げた同期化回路の構成 を示す回路図である。この回路は、図15の同期化回路 40 のセレクタ2103とフリップフロップ2111の間 に、セレクタ2104、2105、フリップフロップ2 112,2113. バッファ回路2120が構成する回 路を追加したものであり、セレクタ2104と2105 の制御信号を切り替えることにより、クロック信号の2 周期分に相当する時間だけ調整範囲が拡がる、また. 更 に拡げたい場合にはフリップフロップ2113とセレク タ2105の間に同じ回路を追加することにより、フリ ップフロップ間のゲート段数を増やすことなく拡げるこ 50 とができる。

【0112】図17等の同期化回路も図4や図8に示した制御回路720で制御できるが、ただしアップダウンカウンタ1040の出力する制御信号2151~2155の変化の仕方を表2に示すように少し変えなければならばい。

[0113]

【表2】

表 2

信号線	カウント数							
	0	1	2	3	4	5	6	7
1350	L	Н	L	H	L	H	L	Н
1351	L	L	Н	Н	L	L	H	Н
1352	L	L	L	L	Н	Н	H	Н
2151	L	Н	H	Н	Н	Н	Н	Н
2152	(L)	L	H	Н	Н	H	H	Н
2153	(L)	(H)	L	H	L	H	L	Н
2154	(L)	(L)	L	L	Н	H	Н	Н
2155	(L)	(L)	(L)	(L)	L	L	H	Н

【0114】このような制御信号を出力するアップダウンカウンタの構成の一例を図18に示す。図18の回路 20は、1082、1092の信号線から加えられる制御信号に応じて110の信号線から加えられるクロック信号をカウントアップまたはカウントダウンし、その結果が1350~1352の信号線に現われる信号によって2進数表示されるまでは図7のアップダウンカウンタと同じであるが、2151~2155に現われる制御信号は表2に示すようになる。

【0115】(11) 実施例11

図19、図20はそれぞれ他の実施例の構成の一部を示 す回路図であり、図19は図1または図9の実施例に、 図20は図14の実施例に、それぞれセレクタ2501 と2502および遅延回路2511と2512を付加し たものである。これらの実施例は、信号線2551や2 552に加える制御信号を切り替えることによってフリ ップフロップ群120またはフリップフロップ122~ 124や同期化回路2022~2024に加えるクロッ ク信号の位相を少しだけ遅らせ得るようになっている。 【0116】この回路は、可変遅延回路722~724 の遅延時間や同期化回路2022~2024のセレクタ の状態を設定するための初期設定の時には、フリップフ ロップ群120に加えるクロック信号のみを遅らせた状 態、および、フリップフロップ122~124や同期化 回路2022~2024に加えるクロック信号のみを遅 らせた状態の両方に対して初期設定の動作を行なわせ る。そして、稼働状態の時は2551および2552の 信号線にはセレクタ2501および2502が遅延回路 2511や2512を経由しない経路を選択するような。 制御信号を加える。

【0117】これにより、初期設定の時には図2や図1 6の110のクロックの波形が少し右にずれた状態と7 10の出力が少し右にずれた状態の両方において調整が行なわれ、多少のズレが生じても正常なタイミングで取り込まれるようになる。その後、稼働時にはいずれのズレも無い状態で使われることになるため、稼働時にはより安定した状態で使うことができる。

22

【0118】(12)実施例12

図1、図9、図14、図19、図20の各実施例の説明では、メモリLSI102~104が複数個あることを前提とし、各メモリLSIからデータ信号が返ってくる10までの時間のバラツキを補正して全てのメモリLSIから返ってくるデータ信号を同時に取り込むことを目的としてきたが、上記の各実施例はメモリLSIが1個しか無い場合にも効果がある。

【0119】すなわち、LSI等の遅延時間には製造バラツキがあるため、クロック信号の周期が短くなると論理LSI101に接続されたメモリLSIが1個しか無くても、データ信号が返ってくるまでの時間が設計時に予定した時間よりずれて所定のサイクルのクロック信号で取り込まれないことも起こり得る。このような場合に本発明を適用すると、可変遅延回路722または同期化回路2022等に遅延時間の製造バラツキ等を補正させて所定のタイミングで取り込まれようにすることができる。

[0120]

【発明の効果】以上述べたように、本発明によればメモリLSIからのデータ読み出しの時間間隔を短縮することができる。

【図面の簡単な説明】

【図1】本発明の一実施例を示す回路図。

30 【図2】図1の実施例の動作を示すタイミングチャート

【図3】図1等の実施例に使う可変遅延回路の構成を示す回路図。

【図4】図1の実施例に使う制御回路の一実施例を示す 回路図。

【図5】図4の制御回路の動作を示すタイミングチャート。

【図6】一般的なメモリLS I の構成を示す構成図。

【図7】図4の制御回路に使うアップダウンカウンタの 一実施例を示す回路図。

【図8】図1の実施例に使う制御回路の他の実施例を示す回路図。

【図9】本発明の他の実施例を示す回路図。

【図10】本発明のメモリLSIの一実施例を示す回路 図、

【図11】図10のメモリLSIの動作を示すタイミングチャート。

【図12】図10のメモリLSIの他の条件における動作を示すタイミングチャート、

- 【図13】一般的な出力ラッチ付きメモリLSIの構成

を示す回路図。

【図14】本発明の他の実施例を示す回路図。

【図15】図14等の実施例に使う同期化回路の一実施例を示す回路図。

【図16】図14の実施例の動作を示すタイミングチャ ート

【図17】図14の実施例に使う同期化回路の他の実施例を示す回路図。

【図18】図4の制御回路に使うアップダウンカウンタの他の実施例を示す回路図。


【図19】本発明の他の実施例を示す回路図。

 24


【図20】本発明の他の実施例を示す回路図。 【符号の説明】


101……論理LSI、102~104……メモリLSI、110……クロック信号を伝達する信号線、111……アドレス信号を伝達する信号線、112~114……データ信号を伝達する信号線、120……アドレス信号を出力するフリップフロップ群、122~124……データ信号を取り込むフリップフロップ、720……制御回路、722~724……可変遅延回路、2022~102024……同期化回路。

【図7】












【図2】

図 2







【図4】



【図8】





【図10】





【図9】


図 9













【図14】


図 1 4




【図15】




【図17】



【図19】



【図20】



【図16】

図 1 6

